## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-123953

(43)公開日 平成8年(1996)5月17日

(51)	Int.	Cl. <sup>6</sup>	
(01/	1111	<b>∵</b> 1.	

識別記号 庁内整理番号

FI

技術表示箇所

G06T 1/60

G06F 12/06

540 E 7623-5B

G06F 15/64

450 B

審査請求 未請求 請求項の数6 OL (全 15 頁)

(21)出願番号

特願平6-257075

(71)出願人 000006013

三菱電機株式会社

(22)出願日

平成6年(1994)10月21日

東京都千代田区丸の内二丁目 2番3号

(72)発明者 花見 充雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

(72)発明者 中川 伸一

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研

究所内

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

# (54) 【発明の名称】 画像処理装置

#### (57)【要約】

【目的】 画素データを髙速に転送することができる画像処理装置を提供する。

【構成】 フィールド画面の垂直方向に配置された4列の画素に対応する4列の画素データごとに、フレームバッファメモリ7内の複数のバンクのうち異なるバンクに4列の画素データを記憶するとともに、4列の画素データを記憶するとともに、4列の画素データを1つのデータブロックとして1つのアドレスを付与する。次に、バンクBank0が書込動作にあるとき、バンクBank1のプリチャージを行ない、また、バンクBank1が書込動作にあるとき、バンクBank1が書込動作にあるとき、バンクBank0のプリチャージを行なうことにより、プリチャージ動作と書込動作とを並列に行なうことができ、書込時間が短縮され、画素データが高速に転送される。



1

### 【特許請求の範囲】

【請求項1】 画面内の画素を規定するための画素デー タを記憶するための記憶手段を含み、

前記記憶手段は、

前記画素データを記憶するための複数のバンクと、

前記複数のバンクのうち所定のバンクをプリチャージす るプリチャージ手段とを含み、

前記画面は、

フィールド画面を含み、

前記記憶手段は、

n列(nは整数)の画素データごとに前記複数バンクの うち異なるバンクに記憶するとともに、n 個の画素デー タに1つのアドレスを付与し、

前記n列の画素データは、

前記フィールド画面の第1方向に隣接して配置されたn 列の画素に対応し、

前記n個の画素データは、

前記 n 列の画素のうち前記第1方向と交わる第2方向に 隣接して配置されたn個の画素に対応し、

前記プリチャージ手段は、

前記複数のバンクのうち1つのバンクが書込動作にある とき、他のバンクのプリチャージを行なう画像処理装 署

【請求項2】 前記複数のバンクは、

2つのバンクを含み、

前記画像処理装置は、さらに、

前記画面の垂直および水平方向のアドレスを生成するア ドレス生成器と、

前記アドレス生成器から出力される垂直方向のアドレス の最下位ビットに応じて、前記2つのバンクのうち一方 30 を選択する選択手段とを含む請求項1記載の画像処理装 置。

【請求項3】 前記記憶手段は、

シンクロナスダイナミックランダムアクセスメモリを含 み、

前記シンクロナスダイナミックランダムアクメモリは、 ページモードを用いて前記画素データを記憶する請求項 2記載の画像処理装置。

【請求項4】 画面内の画素を規定するための画素デー タを記憶するための記憶手段を含み、

前記記憶手段は、

前記画素データを記憶するための複数のバンクと、

前記複数のバンクのうち所定のバンクをプリチャージす るプリチャージ手段とを含み、

前記記憶手段は、

複数列の画素データごとに前記複数のバンクのうち異な るバンクに記憶するとともに、複数の画素データに1つ のアドレスを付与し、

前記複数列の画素データは、

に対応し、

前記複数の画素データは、

前記複数列の画素のうち前記第1方向と交わる第2方向 に隣接して配置された複数の画素に対応し、

前記プリチャージ手段は、

前記複数のバンクのうち1つのバンクが書込動作にある とき、他のバンクのプリチャージを行なう画像処理装

【請求項5】 画面内の画素を規定するための画素デー 10 タを記憶するための記憶手段を含み、

前記記憶手段は、

前記画面の第1方向に隣接して配置された複数の画素に 対応する複数の画素データに1つのアドレスを付与し、 前記複数の画素データは、

同一フィールド内の画素データを含み、

前記記憶手段は、

前記画素データを転送する際、フィールド単位でデータ 転送を行なう画像処理装置。

【請求項6】 前記複数の画素データは、

前記画面の垂直方向に隣接した4個の画素に対応する4 個の画素データを含み、

前記記憶手段は、

8画素×4画素から構成される32画素に対応した前記 画素データを単位としてデータ転送を行なう請求項5記 載の画像処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画面内の画素を規定す るための画素データを記憶するための記憶手段を含む画 像処理装置に関し、特に、画像符復号化処理に用いる画 素データを記憶する画像データメモリを備える画像処理 装置に関するものである。

[0002]

【従来の技術】従来より、画像データを圧縮および伸張 するための国際標準規格の作成が、国際標準化機構(In ternational Organization for Standardization:以下 「ISO」という)、国際電信電話諮問委員会(Intern ational Telegraph and Telephone Consultative Commi ttee;以下「CCITT」という、ただし、現在はIT 40 u-Tと改称)、国際電気標準会議(International El ectrical Committee;以下「IEC」という)により進 められている。

【0003】国際標準規格の中で、JPEG規格は、Ⅰ SOおよびCCITTによるJointPhotographic Expert Group により作成され、カラー静止画のための圧縮お よび伸張アルゴリズムを規定している。一方、MPEG 規格は、ISOおよびIECのMoving Picture Expert Group により作成中であり、カラー動画のための圧縮お よび伸張アルゴリズムを規定している。 さらに、H. 2 前記画面の第1方向に隣接して配置された複数列の画素 50 61規格は、CCITTにより作成中の規格であり、テ

レビ会議およびテレビ電話に適した圧縮および伸張アル ゴリズムを規定している。

[0004]上記のJPEG、MPEGおよびH. 26 🗀 の各規格は、画像圧縮処理において、離散コサイン変 換、量子化処理およびハフマン符号化処理を含んでい る。たとえば、カラー静止画処理のためのJPEG規格 は、基本システムとして、適応DCT処理、量子化処理 ならびにDPCM処理およびハフマン符号化処理を含 む。JPEG規格は、拡張システムとして、適応DCT 処理および階層符号化処理ならびに算術符号化処理およ 10 び適応ハフマン符号化処理を含む。また、動画像蓄積処 理のためのMPEG規格は、動き補償/フレーム間予測 処理、DCT処理、量子化処理およびハフマン符号化処 理を含む。テレビ電話およびテレビ会議のためのH. 2 61規格は、動き補償処理/フレーム間予測処理、DC T処理、量子化処理およびハフマン符号化処理を含む。 【0005】上記の国際標準規格に従う画像処理用LS 1、すなわち、画像処理装置の開発が進められており、 以下、従来の画像処理装置について説明する。図17 は、従来の画像処理装置のフレームバッファメモリのア 20 ドレッシングを説明するための画素データのレイアウト 図である。

【0006】従来の画像処理装置では、上記の各処理を 行なうための画素データを記憶するためにフレームバッ ファメモリを具備する。フレームバッファメモリは、合 計32プレーンのメモリセルアレイを具備している。こ のメモリセルアレイでは、1つの行アドレスRAおよび 1つの列アドレスCAが与えられるとき、各メモリセル アレイから1ビットのデータが読出される(または書込 まれる)。したがって、1つの行アドレスRAおよび1 つの列アドレスCAが与えられたとき、メモリセルアレ イから合計32ビットのデータが読出される。一般に、 1つの画素を示すのに8ビットのデータが必要とされ る。したがって、合計32ビットのデータにより、4つ の画素を示すことができる。言い換えると、1つの行ア ドレスRAおよび1つの列アドレスCAを与えることに より、4つの画素に対応する4つの画素データを扱うこ とができる。

【0007】以下、上記のフレームバッファメモリのアドレッシングについて説明する。図17では、縦16画 40 リの容量が大きくな素、横8画素の画素データをフレーム構成かつ縦4画素単位でフレームバッファメモリに格納する例を示している。図17を参照して、データブロックD0~D31の各々には、トップフィールドの画素データTFP0およびBFP1が交互に格納される。したがって、データブロックD0~D31には、トップフィールドの画素データTFPとボトムフィールドの画素データ BFPが1列ごとに交互に格納される。上記のトップフィールドの画素データおよびボトムフィールドの画素デ 50 供することである。

ータによりフレーム構成の画素データが構成される。 【0008】各データブロックD0~D31には、1つの行アドレスおよび1つの列アドレスが与ごられる。たとえば、データブロックD0には、行アドレスRA0および列アドレスCA0が与えられる。したがって、行アドレスRA0および列アドレスCA0が与えられると、フレームバッファメモリはデータブロックD0に格納された4つの画素データを読出し、または、4つの画素データをデータブロックD0に書込む。

【0009】上記のように画素データがフレームバッフ ァメモリに格納される場合、画素データの転送は以下の ように行なわれる。まず、フレーム構成の画像データを 転送する場合、たとえば、縦8画素×横8画素のフレー・ ム構成の画素データが必要とされるとき、たとえば、デー ータブロックDO~D15に格納された画素データが転 送される。この場合、各データブロックD0~D15に は、トップフィールドの画素データおよびボトムフィー ルドの画素データが格納されているので、必要な画素デ ータのみを転送することができる。一方、フィールド構 成のデータを転送する場合、たとえば、縦8画素×横8 画素のフィールド構成の画素データを必要とするとき、 データブロックDO~D31に格納された画素データを 転送する必要がある。すなわち、フィールド構成の画素 データの場合、トップフィールドの画素データまたはボ トムフィールドの画素データの一方のみが必要とされる が、各データブロックには、トップフィールドの画素デ ータおよびボトムフィールドの画素データが各々2画素 データずつ格納されているため、不要な画素データまで 転送する必要がある。したがって、フィールド構成の画 素データを転送する場合、必要な画素データに対して2 倍の画素データを転送していた。

[0010]

【発明が解決しようとする課題】上記の従来の画像処理 装置では、フィールド構成の画素データを転送する場 合、必要な画素データの2倍の画素データを転送する必 要があり、画素データの転送速度が遅くなるという問題 点があった。また、転送された画素データを受けるバッ ファメモリは、必要な画素データの2倍の画素データを 格納できるメモリ容量を必要とするため、バッファメモ リの容量が大きくなるという問題点もあった。

【0011】さらに、異なる行アドレスに跨がるデータの書込みを行なう際、数サイクルのプリチャージ期間が必要となり、データの転送時間が長くなるという問題点もあった。

【0012】本発明は、上記課題を解決するためのものであって、画素データを高速に転送することができる画像処理装置を提供することを目的とする。

【0013】本発明の他の目的は、画像処理に必要な画素データのみを転送することができる画像処理装置を提供することである。

5

【0014】本発明のさらに他の目的は、異なる行アドレスに格納された画素データを高速に転送することができる画像処理装置を提供することである。

## [0015]

【課題を解決するための手段】請求項1記載の画像処理 装置は、画面内の画素を規定するための画素データを記憶するための記憶手段を含み、上記記憶手段は、画素データを記憶するための複数のバンクと、複数のバンクのうち所定のバンクをプリチャージするプリチャージ手段とを含み、上記画面は、フィールド画面を含み、上記記 10 憶手段は、n列(nは整数)の画素データでとに複数のバンクのうち異なるバンクに記憶するとともに、n個の画素データに1つのアドレスを付与し、上記n列の画素データは、フィールド画面の第1方向に隣接して配置されたn列の画素に対応し、上記n個の画素データは、n列の画素に対応し、上記n個の画素データは、n列の画素に対応し、上記n個の画素データは、n列の画素に対応し、上記n個の画素データは、n型の画素に対応し、上記プリチャージ手段は、複数のバンクのうち1つのバンクが書込動作にあるとき、他のバンクのプリチャージを行なう。

【0016】請求項2記載の画像処理装置は、請求項1記載の画像処理装置の構成に加え、上記複数のバンクは、2つのバンクを含み、上記画像処理装置は、さらに、画面の垂直および水平方向のアドレスを生成するアドレス生成器と、アドレス生成器から出力される垂直方向のアドレスの最下位ビットに応じて、2つのバンクのうち一方を選択する選択手段とを含む。

【0017】請求項3記載の画像処理装置は、請求項2記載の画像処理装置の構成に加え、上記記憶手段は、シンクロナスダイナミックランダムアクセスメモリを含み、上記シンクロナスダイナミックランダムアクメモリは、ページモードを用いて画素データを記憶する。

【0018】請求項4記載の画像処理装置は、画面内の画素を規定するための画素データを記憶するための記憶手段を含み、上記記憶手段は、画素データを記憶するための複数のバンクと、複数のバンクのうち所定のバンクをプリチャージするプリチャージ手段とを含み、上記記憶手段は、複数列の画素データとに複数のバンクのうち異なるバンクに記憶するとともに、複数の画素データは、画面の第1方向に隣接して配置された複数列の画素に対応し、上記複数の画素データは、複数列の画素のうち第1方向と交わる第2方向に隣接して配置された複数の画素に対応し、上記プリチャージ手段は、複数のバンクのうち1つのバンクが書込動作にあるとき、他のバンクのプリチャージを行なう。

【0019】請求項5記載の画像処理装置は、画面内の画素を規定するための画素データを記憶するための記憶手段を含み、上記記憶手段は、画面の第1方向に隣接して配置された複数の画素に対応する複数の画素データに1つのアドレスを付与し、上記複数の画素データは、同

一フィールド内の画素に対応する複数の画素データを含み、上記記憶手段は、画素データを転送する際、フィールド単位でデータ転送を行なう。

【0020】請求項6記載の画像処理装置は、請求項5記載の画像処理装置の構成に加え、上記複数の画素データは、画面の垂直方向に隣接した4個の画素に対応する4個の画素データを含み、上記記憶手段は、8画素×4画素から構成される32画素に対応した画素データを単位としてデータ転送を行なう。

#### [0021]

【作用】請求項1ないし請求項3記載の画像処理装置に おいては、フィールド画面の第1方向に隣接して配置さ れたn列の画素に対応するn列の画素データごとに複数 のバンクのうち異なるバンクにn列の画素データを記憶 するとともに、n列の画素データのうち第1方向と交わ る第2方向に隣接したn個の画素に対応するn個の画素 データに1つのアドレスを付与しているので、1つのバ ンクが書込動作にあるとき、他のバンクをプリチャージ 手段によりプリチャージすることができる。したがっ て、書込動作とブリチャージ動作とを並列に行なうこと ができ、画素データを高速に転送することができる。 【0022】請求項4記載の画像処理装置においては、 画面の第1方向に隣接して配置された複数列の画素に対 応する複数列の画素データごとに、複数のバンクのうち 異なるバンクに複数列の画素データを記憶するととも に、複数列の画素データのうち前記第1方向と交わる第 2方向に隣接した複数の画素に対応する複数の画素デー タに1つのアドレスを付与しているので、1つのバンク が書込動作にあるとき、他のバンクをプリチャージ手段 によりプリチャージすることができる。したがって、書 込動作とプリチャージ動作とを並列に行なうことがで き、画素データを高速に転送することが可能となる。 【0023】請求項5および請求項6記載の画像処理装 置においては、同一フィールド内の複数の画素データに 1つのアドレスを付与し、フィールド単位でデータ転送 を行なうため、画像処理に必要な画素データのみを転送 することができる。

# [0024]

30

【実施例】以下、本発明の一実施例の画像処理装置について図面を参照しながら説明する。図1は、本発明の一実施例の画像処理装置の構成を示すブロック図である。【0025】図1を参照して、画像処理装置10は、ホストコンピュータ11との入出力のためのホストインタフェース(1/F)回路1、2つのプロセッサ(図示省略)を備えたコントロールユニット5、DCTおよび量子化のためのピクセルプロセシングユニット6、動き予測(または検出)ユニット9、処理されるべき画素データを記憶するフレームバッファメモリ7、コードデータを記憶するフレームバッファメモリ7、コードデータを記憶するアーブルデータを記憶するワークメモリ3、

,

テレビカメラ13からの画像データを記憶し、および/ または、記憶された画像データを表示装置(CRT)1 4に与えるための入出力メモリ4を含む。

【0026】ホストバスHBは、16ピット(図中「1 6 b」により示す)のバス幅を有しており、ホストイン タフェース回路1、コントロールユニット5、ピクセル プロセシングユニット6、バッファメモリ2 およびワー クメモリ3の間のデータ転送のために設けられる。ピク セルデータバスPBは、32ビット(32b)のバス幅 を有し、コントロールユニット5、ピクセルプロセシン 10 グユニット6およびフレームバッファメモリ7の間のデ ータ転送のために設けられる。ローカルデータバスLB は、32ビット幅を有し、ピクセルプロセシングユニッ ト6、動き予測ユニット9およびローカルメモリ8の間 のデータ転送のために設けられる。コードデータバスC Bは、18ビット(18b)のバス幅を有し、コントロ ールユニット5 およびピクセルプロセシングユニット6 のコードデータ転送のために設けられる。バッファメモ リバスBBは、16ビット幅を有し、コントロールユニ ット5およびバッファメモリ2の間のデータ転送のため 20 に設けられる。入出力バスIOBは、16ビット(16 b) のバス幅を有し、コントロールユニット 5 および入 出力メモリ4の間のデータ転送のために設けられる。

【0027】ホストインタフェース回路1は、汎用ロジ ックLSI (ディスクリート) またはPLDまたはFP GAなどのようなプログラマブルロジックデバイスによ り構成された論理回路を備えている。フレームバッファ メモリ7は、主として、圧縮されるべき画素データおよ び参照されるべき画素データを一時的に記憶するために 設けられる。フレームバッファメモリ7として、SRA M (スタティックランダムアクセスメモリ)、DRAM (ダイナミックランダムアクセスメモリ) シンクロナス DRAMおよびキャッシュ DRAM等のような大容量メ モリが用いられる。

【0028】バッファメモリ2は、画像の符号化により 与えられたビットストリームデータおよびラン/レベル データを一時的に格納するために設けられる。バッファ メモリ2は、F1FO (ファーストインファーストアウ ト) メモリにより構成されるが、場合により、DRAM またはSRAMが用いられる。

【0029】ワークメモリ3は、DCT/逆DCTテー ブルデータ、量子化/逆量子化テーブルデータ、可変長 処理のためのハフマンテーブルデータ、コントロールユ ニット5 およびピクセルプロセシングユニット6 におけ る処理のためのプログラム(マイクロコード)、および 初期設定用データなどを記憶するために設けられる。ワ ークメモリ3は、SRAMにより構成される。

【0030】入出力メモリ4は、テレビカメラ13およ び/または表示装置14のための画像データを記憶する ために設けられる。入出力メモリ4は、ビデオRAMに 50

より構成される。

【0031】コントロールユニット2は、全体制御のた めのマイクロプロセッサ(図示せず)と、可変調処理の ためのプロセッサ(図示せず)とを備えている。全体制 御のためのプロセッサは、画像圧縮におけるDCT、量 子化および可変調符号化についてのパイプライン処理、 ならびに画像伸張における可変長復号化、逆量子化およ び逆DCTのためのパイプライン処理を制御する。

【0032】ピクセルプロセシングユニット3は、画像 圧縮におけるDCTおよび量子化処理等の画素演算を実 行し、一方、画像伸張において逆量子化処理および逆D CT処理等を実行する。

[0033]動き予測ユニット9は、片方向および両方 向についてのフレーム間予測などのような動き検出処理 を実行する。

【0034】上記の構成により、本実施例の画像処理装 置では、バッファメモリ2および装置外部の通信装置1 2を経由してビットストリームデータが入出力される。 バッファメモリ2には、コントロールユニット5に含ま れる可変長プロセッサ (図示省略) により画素データを 符号化して得られたビットストリームデータおよびラン **ノレベルデータが一時的に記憶される。したがって、ホ** ストコンピュータ11を介さずに、ビットストリームデ ータのみのデータ転送を行なうことが可能となり、転送 速度を向上することができる。

【0035】つまり、ホストコンピュータ11では、デ ータ転送処理以外に命令制御等の複雑な処理が多く発生 し、ホストコンピュータ11に対する負荷が重くなる。 したがって、画像処理装置10の外部に通信装置12を 備え、バッファメモリ2からホストコンピュータ11を 介さず通信装置12ヘデータを転送することができ、ホ ストコンピュータ11の負荷に依存せず、データを髙速 に転送することが可能となる。

【0036】次に、図1に示すフレームバッファメモリ 7についてさらに詳細に説明する。図2は、図1に示す フレームバッファメモリにおけるメモリセルアレイの基 本構成図である。

【0037】図2を参照して、フレームバッファメモリ は、合計32プレーンのメモリセルアレイ701ないし 732を備えている。1つの行アドレスRAおよび1つ の列アドレスCAが与えられたとき、各メモリセルアレ イ701ないし732から1ビットのデータが読出され る(または書込まれる)。たとえば、行アドレスRA1 および列アドレスCA1が与えられたとき、メモリセル アレイ701ないし732から合計32ビットのデータ が読出される。

【0038】一般に、1つの画素を示すのに、8ビット のデータが必要とされる。したがって、合計32ビット のデータにより、4つの画素PC1ないしRC4のため の画素データを扱うことができる。

【0039】次に、フレームバッファメモリの一例とし てシンクロナスDRAMを用いた場合について説明す る。図3は、シンクロナスDRAMを用いたフレームバ ッファメモリのシステム構成図である。

【0040】図3を参照して、フレームバッファメモリ 7は、合計32のプレーンに分かれたメモリセルアレイ 701ないし732を備えたSDRAMにより構成され る。コントロールユニット5内部に具備された全体制御 プロセッサ51は、フレームバッファメモリ7をアクセ スするためのアドレス信号ADR (RA、CA)を生成 10 するアドレス生成部52を備える。アドレス生成部52 は、アドレス信号ADRとして行アドレス信号RAおよ び列アドレス信号CAをアドレスバッファABを介して フレームバッファメモリ7に与えられる。アクセスされ るべきデータは、ビクセルデータバスPBを介してフレ ームバッファメモリ7に与えられる。全体制御プロセッ サ51は、アドレス信号ADRを発生するためのシステ ムクロック信号 のいをアドレス生成部52に与える。

【0041】動作において、全体制御プロセッサ51 は、ストアされたプログラムに従って、アドレス生成部 20 52を起動する。アドレス生成部52は、システムクロ ック信号 φςς に応答して、フレームバッファメモリ7内 のシンクロナス DRAMをアクセスするためのアドレス 信号ADRを出力する。アドレス生成部52は、以下に 記載する方法により行アドレス信号RAおよび列アドレ ス信号CAを生成する。

【0042】図4は、シンクロナスDRAMを用いたフ レームバッファメモリのブロック図である。図4を参照 して、フレームバッファメモリ7は、制御回路741 と、メモリセルアレイ701ないし732を含む。各メ モリセルアレイ701ないし732は、SDRAMの場 合、2つのバンクBankOおよびBanklに分けら れている。各メモリセルアレイ701ないし732に対 応して、センスアンプ742、入出力バッファ743お よびプリチャージ回路744が設けられる。バンクBa nkOおよびBank1のうち一方が書込動作にあると き、プリチャージ回路744により他方のバンクがプリ チャージされる。書込動作にあるバンクには、入出力バ ッファ743およびセンスアンプ742を介してデータ が書込まれる。したがって、メモリセルアレイ701な 40 いし732に対して32ビットのデータPD1ないしP D32が読出しまたは書込みされる。制御回路741 は、アドレス信号ADRおよび制御信号Scを受け、メ モリセルアレイ701ないし732をアクセスするため の制御信号を発生する。

【0043】図5は、DRAMを用いたフレームバッフ ァメモリのブロック図である。DRAMを用いた場合、 メモリセルアレイは1つのメモリセルアレイとなる。 こ の場合、各メモリセルアレイをバンクとして使用するこ とにより、図4に示すシンクロナスDRAMを用いたフ

レームバッファメモリと同様に動作させることができ る。

【0044】次に、図3に示すアドレス生成部について さらに詳細に説明する。図6は、図3に示すアドレス生 成部のブロック図である。

【0045】図6を参照して、アドレス生成部は、設定 バンクアドレスレジスタ501、オフセットアドレスレ ジスタ502、マクロブロック位置レジスタ503、動 きベクトルレジスタ504、ページサイズレジスタ50 5、水平サイズレジスタ506、アドレス生成器50 7、垂直アドレスレジスタ508、水平アドレスレジス タ509、出力制御部510、セレクタ511、インバ ータ512、バンクアドレスレジスタ513、行アドレ スレジスタ514、列アドレスレジスタ515を含む。 【0046】アドレス生成器507には、オフセットア ドレスレジスタ502からオフセットアドレスが入力さ れ、マクロブロック位置レジスタ503からマクロブロ ック位置データが入力され、動きベクトルレジスタ50 4から動きベクトルデータが入力され、ページサイズレ ジスタ505からメモリのページサイズデータが入力さ れ、さらに、水平サイズレジスタ506から画像の水平 サイズデータが入力される。アドレス生成器507は、 入力した各データを基に、垂直アドレスおよび水平アド レスを生成し、垂直アドレスレジスタ508および水平 アドレスレジスタ509に格納する。出力制御部510 には、垂直アドレスレジスタ508から垂直アドレスが 入力され、水平アドレスレジスタ509から水平アドレ スが入力され、ページサイズレジスタ505からメモリ のページサイズデータが入力され、さらに、水平サイズ レジスタ506から画像の水平サイズデータが入力され る。出力制御部510は、入力した各データを基に、行 アドレスおよび列アドレスを生成し、行アドレスレジス タ514に行アドレスを格納し、列アドレスレジスタ5 15に列アドレスを格納する。一方、セレクタ511に は、設定バンクアドレスレジスタ501から設定バンク アドレスが入力され、垂直アドレスレジスタ508から 垂直アドレスの最下位ビットの値が入力され、さらに、 インバータ512を介して垂直アドレスの最下位ビット の反転値が入力される。セレクタ511は、入力した各 データを基に、バンクアドレスを生成し、バンクアドレ スレジスタ513に格納する。

【0047】上記の動作により、アドレス生成部では、 行アドレスおよび列アドレスを生成するとともに、複数 のバンクのうち所定のバンクを選択するためのバンクア ドレスを生成することができる。

【0048】本実施例の画像処理装置では、画面上で水 平および垂直方向の16画素または8画素から構成され る矩形領域に対応した画素データを1つの処理単位とし ている。このため、上記フレームバッファメモリにおけ る画素データの転送に関しても、水平および垂直方向に 16画素または8画素から構成される矩形領域を単位としてデータ転送が行なわれる。したがって、画像の各成分(輝度成分、色差成分)に対して2次元アドレッシングを行なった場合、予測画像領域の画素データの転送を行なう際、動きベクトルを用いてアドレスを容易に生成

することができる。 【0049】また、本実施例において、シンクロナスD RAMを用いた場合、以下の特徴がある。シンクロナス DRAMは、同一行アドレス内では、許容範囲のクロッ クに同期して、連続してデータの書込みまたは読出しを 10 行なうことができる。一方、同一パンク内の異なる行ア ドレスに跨がる書込みを行なう場合、ある行アドレス内 の最終のデータ書込みから次の行アドレス内の最初のデ ータ書込みまでに、数サイクルのプリチャージ期間が必 要となる。しかし、バンクの異なる行アドレスに跨がる 書込みを行なう場合、あるバンクの行アドレス内の最初 のデータ書込みに対して異なるバンクの行アドレス内の 最初のデータ書込みは連続して行なうことが可能であ る。このとき、元のバンクの行アドレス内へ再度書込み を行なう場合、元のバンクへの書込み終了から数サイク ルのプリチャージ期間が過ぎていれば、シンクロナスD RAMは連続して動作することができる。また、データ 読出しに関しては、一度の読出命令に対するデータの出 力に要する時間が、使用するシンクロナスDRAMのリ ードサイクルタイムの最小値以上であれば、バンクに関 係なく常に異なる行アドレスに跨がる読出動作が連続し て可能となる。

【0050】以下、上記の画像符号化の特徴およびシンクロナスDRAMの特徴を利用したフレームバッファメモリのアドレッシング方法について説明する。図7は、図1に示すフレームバッファメモリの第1のアドレッシング方法を説明するための図である。

【0051】図7に示すアドレッシング方法では、1つの行アドレスおよび1つの列アドレスにより表される1つのアドレスに対してフィールド画面の垂直方向の4画素に対応する4個の画素データすなわち、32ビットのデータが格納される。図中、A(RA、CA)は、行アドレスRAもよび列アドレスCAで表されるアドレスを示しており、たとえば、A(0、0~255)は、行アドレスRA0および列アドレスCA0~255で特定される画素データに対応する。すなわち、垂直方向に4画素および水平方向256画素から構成される画素に対応する画素データに対応する。

【0052】フィールド画面の水平方向のサイズは、4 レスをCAOからCA7まで順次増加させることによれ、シジサイズである。ページサイズは、シンクロナスD り、バンクBnak0に4画素データ単位で連続してデータを書込むことが可能となる。また、書込動作中に、 バンクBanklのプリチャージ動作は終了しているの で、バンクBanklのの書込動作終了後、直ちに、バン クBanklの書込動作を行なうことができる。すなわッファメモリ上で4行アドレス分すなわち4ページサイ 50 ち、行アドレスRA4を指定するとともに、書込動作の

12

ズ分のアドレス空間が1データ行となる。また、上記データ行を水平方向に積重ねて、フィールド画面上で2次元アドレスを構成している。したがって、フィールド画面の垂直方向においては、1データ行ごとに4行アドレスずつ行アドレスが増加する。たとえば、アドレスA(0、0~255)の下のアドレスは、A(4、0~255)となり、行アドレスRAOの領域の下の領域には、行アドレスRA4の画素データが格納される。また、フレームバッファメモリ上では、4行アドレスこと(画面上の1垂直アドレスごと)にバンクのアドレスを切換えている。すなわち、最上の1データ行の画素データはバンクBank0に記憶され、次の1データ行の画素データはバンクBank1に格納される。以降同様に、1データ行ごとに、バンクBank0およびBank1に交互に記憶される。

【0053】上記のようなアドレッシング方法により画素データがフレームバッファメモリ上に割付けられた場合、たとえば、転送矩形領域TR1を単位として画素データの転送が行なわれる。図8は、図7に示す転送矩形領域の拡大図である。

【0054】図8を参照して、転送矩形領域TR1は、 上記のように構成された2次元アドレス空間に対して、 水平および垂直8画素データのブロックから構成され る。たとえば、行アドレスRAOおよび列アドレスCA 0で特定される画素データは垂直方向に並んだ4つの画 素データであり、この4つの画素データが1つのデータ ブロックとして同時に転送される。また、4行の画素デ ータは同一の行アドレス、たとえば、行アドレスRAO で特定され、水平方向において1画素ととに列アドレス がインクリメントされ、たとえば、左端の画素データの 列アドレスはCAOとなり、以降、1画素データごとに 列アドレスがCA1、CA2、…というように1つずつ 増加する。また、上4行の画素データ(図8中斜線のな い丸印で示す画素データ)は、バンクBank0に格納 され、下4行の画素データ(図8中斜線の丸印で示す画 素データ)は、バンクBanklに格納される。したが、 って、図8に示す転送矩形領域の画素データをフレーム バッファメモリに書込む場合、まず、バンクBank0~ に画素データの書込みを行なっている間に、バンクBa nklをプリチャージする。通常、プリチャージ時間は 書込時間より短く、バンクBank0の書込動作が終わ るまでに、バンクBanklのプリチャージ動作は終了 する。したがって、行アドレスRAOを指定し、列アド レスをCAOからCA7まで順次増加させることによ り、バンクBnakOに4画素データ単位で連続してデ ータを書込むことが可能となる。また、書込動作中に、 バンクBanklのプリチャージ動作は終了しているの で、バンクBankOの書込動作終了後、直ちに、バン クBankl.の書込動作を行なうことができる。 すなわ

L4

バンクをバンクBanklに指定し、列アドレスをCAOからCA7まで順次増加させることにより、4画素データを連続してバンクBanklに書込むことができる。したがって、上記のように、1つの行アドレスで指定される画素データごとにバンクを切換えることにより、一方のバンクの書込動作中に他方のバンクのブリチャージを行なうことができ、データ転送の時間を短縮することが可能となる。

【0055】次に、フレームバッファメモリとして、8 つのブレーンを具備するフレームバッファメモリを用い 10 た場合のアドレッシング方法について説明する。8つのブレーンを用いた場合、8ビットのデータが1つの行アドレスおよび1つの列アドレスにより指定される。したがって、1つの行アドレスおよび1つの列アドレスを指定することにより1画素に対応する1画素データの読出しまたは書込みを行なうことが可能となる。図9は、図1に示すフレームバッファメモリの第2のアドレッシング方法を説明するための図である。

【0056】図9を参照して、1つの行アドレスおよび 1つの列アドレスにより示される1つのアドレスに対し 20 て1画素に対応する1画素データ(8ビットのデータ) がフレームバッファメモリに格納される。この場合、フ ィールド画面の水平サイズは、たとえば、2ページサイ ズとなる。したがって、たとえば、列アドレスが8ビッ トで表現されるとすると、フレームバッファメモリの列 アドレスは、0~255で表され、ページサイズは25 6ワードとなる。ここでも、1つの水平サイズ分のアド レス空間を規定するものとして、1データ行を定義す る。図9では、水平サイズを2ページサイズとしている ので、フィールド画面上の水平方向に対応して、フレー ムバッファメモリ上では、2行アドレス分すなわち2ペ ージサイズ分のアドレス空間を1データ行としている。 フレームバッファメモリでは、垂直方向に上記1データ 行を積重ねて2次元アドレスを構成している。したがっ て、垂直方向においては、行アドレスは2ずつ増加す る。たとえば、アドレスA(〇、〇~255)で表され る画素データのすぐ下の画素データのアドレスは、A (2、0~255)で表される。このとき、フレームバ ッファメモリ上では、2行アドレスごと(フィールド画 面上で1垂直アドレスごと)にパンクアドレスを切換え ている。上記のような2次元アドレス空間に対して、画 素データは、たとえば、水平および垂直8画素から構成 される転送矩形領域を単位として転送される。図10 は、図9に示す転送矩形領域TR2を単位として転送さ れる。図10は、図9に示す転送矩形領域の拡大図であ る。

【0057】図10を参照して、各画素データでとに1つの行アドレスおよび1つの列アドレスが付与される。 たとえば、左上の画素データは、行アドレスRA0および列アドレスCA0により特定される。水平方向におい 50

て、列アドレスは1画素データごとに1ずつ増加する。 たとえば、行アドレスRAOおよび列アドレスCAOで 特定される画素データの右隣の画素データは、行アドレ スRAOおよび列アドレスCA1により特定される。ま た、垂直方向には、1つの画素データごとに行アドレス が2ずつ増加する。たとえば、行アドレスRAOおよび 列アドレスCAOで特定される画素データの下の画素デ ータは、行アドレスRA2および列アドレスCA0で特 定される。したがって、水平方向に1列に並んだ8つの 画素データは同一の行アドレスにより特定される。水平 方向に並んだ8つの画素データごとにバンクが切換えら れ、たとえば図10に示す例では、行アドレスRA0、 RA4、RA8、RA12で特定される画素データがバ ンクBankOに格納され、行アドレスRA2、RA 6、RA10、RA14で特定される画素データがバン クBank1に格納される。したがって、水平方向に並 んだ8つの画素データの書込みを行なっているときに、 フィールド画面上で隣接した直下の水平方向に並んだ8 つの画素データをプリチャージすることができる。この 結果、書込動作とプリチャージ動作とを並行して行なう ことができるので、データ転送時間が短縮される。

【0058】上記各アドレッシング方法では、画素データは、1つの方向(水平または垂直方向)には8画素単位または16画素単位で1つのページ内に書込まれ、かつ、フレームバッファメモリの1つのページは、2のペき乗のアドレス空間を持つ。したがって画素データの区切れとページの区切れとが一致し、同じバンクアドレス内の2つのページに跨がって連続的にデータを書込むことがない。この結果、画像データを連続して書込むことができるので、画素データを高速に転送することが可能したス

[0059]次に、上記のアドレッシング方法によるフレームバッファメモリの書込動作について説明する。図11は、図1に示すフレームバッファバッファメモリの第1の書込動作を説明するためのフローチャートである。以下の説明では、図7および図8に示すアドレッシング方法を用いた場合のフレームバッファメモリの書込動作について説明する。また、図11に示すステップS1~S6は、バンクBank0動作を示し、ステップS7~S12は、バンクBank1の動作を示している。また、並列に書かれたステップはバンクBank0およびBank1で同時に行なわれるステップを示しており、たとえば、ステップS3およびS4は、ステップS8と並列に行なわれる。

【0060】まず、ステップS1において、スタートアドレスの設定が行なわれる。すなわち、バンクBank 0において、図8に示す上半分の32個の画素データの行アドレスRA0を設定する。

【0061】次に、ステップS2において、書込コマンドを設定し、クロックに同期してデータを入力する。た

とえば、列アドレスを設定するタイミングで、書込コマンドを設定し、図8に示す左端の4つの画素データをバンクBank0に書込む。続いて、クロックに同期して、左端から順に4つの画素データごとにバンクBank0に書込む。これと同時に、ステップS7において、スタートアドレスの設定を行なう。たとえば、バンクBank1において、図8に示す下半分の32個の画素データの行アドレスRA4を設定する。

【0062】次に、ステップS8において、バンクBanklにおいて、書込コマンドの設定およびクロックに 10同期したデータの入力を行なう。たとえば、図8に示す上半分の画素データのうち右端の4つの画素データを書込んだ後、次のサイクルで、列アドレスCA0およびバンクBanklの書込コマンドを設定し、図8に示す下半分の画素データのうち左端の4つの画素データをバンクBanklに書込む。続いて、クロックに同期して左端から順に図8に示す下半分の画素データをバンクBanklに書込む。このとき、バンクBank0では、ステップS3において、ブリチャージ動作が行なわれている。たとえば、バンクBanklの書込動作中に、バン 20クBank0のブリチャージ動作が実行されることになる。

【0063】次に、バンクBank0において書込動作を継続する場合、ステップS4において、スタートアドレスの設定が行なわれる。たとえば、バンクBank0に対して、図7に示す転送領域TR1の下の領域に含まれる左端の4つの画素データの行アドレスを設定する。このステップS4の処理も、ステップS8と並列に行なわれる。

【0064】以降、ステップS5およびS6において、 30 ステップS2およびS3と同様の処理が行なわれ、ステップS5と並行して、バンクBank1側では、ステップS3およびS4と同様にステップS9およびS10が行なわれる。また、ステップS6と並行して、ステップS11が行なわれ、次に、ステップS12が行なわれる。上記のように、本実施例のフレームバッファメモリでは、一方のバンクの書込動作と並行して、プリチャージ動作およびスタートアドレスの設定が行なわれるため、画面上において連続した画素に対応する画素データを連続して読出す場合でも、書込動作に要する時間のみ 40 が必要となり、データ転送を高速に行なうことが可能となる。

【0065】次に、フレームバッファメモリの第2の書込動作について説明する。第2の書込動作では、フレームバッファメモリのページモードを用いて書込動作を行なう。ここで、ページモードとは、1つの行アドレスを指定し、次に、列アドレスを自動的に順次変化させ、連続的に画素データを読出すモードをいう。図12は、図1に示すフレームバッファメモリの第2の書込動作(ページモードによる書込動作)を説明するためのフローチ

16

ャートである。図12中のステップS21~S26は、バンクBank0の動作を示しており、ステップS27~S30は、バンクBank1の動作を示している。また、並列に表示された各ステップは並行して行なわれるステップであり、たとえば、ステップS24とステップS28は並行して行なわれる。

【0066】図12を参照して、まずステップS21において、図11に示すステップS1と同様にスタートアドレスの設定が行なわれる。次に、ステップS22において、図11に示すステップS2と同様に書込コマンドの設定およびクロックごとのデータの入力が行なわれる。

【0067】次に、ステップS23において、ページアクセスを行なうため、アドレス・コマンドの設定が行なわれる。アドレス・コマンドの設定後、クロックに同期してデータが順次入力される。このとき、バンクBanklでは、ステップS27において、スタートアドレスの設定が行なわれる。

【0068】次に、ステップS24において、プリチャ20 ージ動作が行なわれる。プリチャージ後、次のページアクセスを行なう必要がない場合、処理を終了し、行なう場合は、ステップS25へ移行する。また、ステップS24と並行して、バンクBank1では、ステップS28において、書込コマンドの設定およびクロックごとのデータの入力が行なわれる。

【0069】次に、ステップS29において、バンクBank1において、アドレス・コマンドの設定が行なわれる。設定後、クロックに同期して順次データが入力され書込動作が行なわれる。このとき、バンクBank0では、次のページアクセスを行なう場合、ステップS25においてスタートアドレスの設定が行なわれる。

【0070】次に、ステップS30において、バンクBanklでは、ブリチャージ動作が行なわれる。ブリチャージ動作終了後、次のページアクセスを行なう場合は、ステップS27へ移行し、以降の処理を継続し、行なわない場合は処理を終了する。また、このとき、バンクBank0では、ステップS26において、書込コマンドの設定およびクロックごとのデータ入力が行なわれる。データ入力後、ステップS23へ移行し、以降の処理が継続される。

【0071】以上のように、ページモードにおいても、ブリチャージ動作と並行して、書込コマンドの設定およびクロックでとのデータの入力処理が行なわれ、また、スタートアドレス設定と並行して、アドレス・コマンドの設定およびクロックでとのデータの入力が行なわれるので、高速に連続してデータをフレームバッファメモリに書込むことができ、データを高速に転送することが可能となる。

1 に示すフレームバッファメモリの第2の書込動作(ベ 【0072】次に、本実施例による書込時間の短縮の効 ージモードによる書込動作)を説明するためのフローチ 50 果について説明する。図13は、本実施例による書込時 間の短縮の効果を説明する図である。

【0073】図13を参照して、書込動作とプリチャー ジ動作とを並行して行なわない場合、書込みを行なうバ ンクに応じて、図13の(a) および(b) に示すよう に、書込サイクルWCの後にプリチャージサイクルPC が挿入される。したがって、書込時間は、プリチャージ サイクルPCが挿入されるたびに長くなる。一方、本実 施例では、書込動作とプリチャージ動作とを並行して行 なっているので、書込サイクル♥Cの間にプリチャージ サイクルPCは挿入されず、図13の(c)に示すよう 10 になる。すなわち、プリチャージサイクルの時間だけ書 込時間が短縮され、この書込時間に併わせて画素データ を転送することができるので、画素データを高速に転送 することが可能となる。

【0074】また、本実施例では、常にデータの連続書 込が可能なように、画像処理における処理単位を、2の べき乗のアドレス空間に格納でき、かつ、メモリのベー ジサイズより小さいアドレス領域に収まるようにしてい る。すなわち、動画像符号化処理における処理単位の1 つであるマクロブロックを、図7および図9に示す転送 20 矩形領域TR1またはTR2と等しくしている。この結 果、輝度信号に対しては、縦および横ともに16画素の 領域、色差信号に対しては縦および横ともに8画素の領 域、縦16画素および横8画素の領域、または縦および 横ともに16画素の領域を処理単位としており、いずれ の場合でも2のべき乗で表現することができる。したが って、通常2のべき乗で構成される汎用メモリのページ アドレスに対して、本発明を適用することにより、同じ バンクアドレスの2つの行アドレスに対して連続してア クセスすることがない。この結果、常にプリチャージ動 30 作を書込動作と並行して行なうことができ、画素データ の転送を高速に行なうことが可能となる。

【0075】また、上記実施例では、2つのバンクにつ いて説明したが、3つ以上のバンクを備えるときでも、 本発明を上記と同様に適用することができる。また、上 記実施例ではフィールド画面について説明したが、フレ ーム画面の場合でも、本発明を上記と同様に適用すると とができる。

【0076】次に、図1に示すフレームバッファメモリ の第3のアドレッシング方法について説明する。図14 40 ないし図16は、図1に示すフレームバッファメモリの 第3のアドレッシング方法を説明するための第1ないし 第3の図である。

【0077】図14に示すアドレッシング方法では、1 つの行アドレスおよび1つの列アドレスからなる1つの アドレスに対して画面の縦方向に並んだ4画素に対応す る4つの画素データ(32ビットのデータ)を対応させ ている。図14中、データブロックT0~T15には、 トップフィールドの画素データが格納されており、各デ ータブロックには、Tmに示すように、4つのトップフ 50 ドレスを対応させたが、逆にした場合でも、本発明と同

ィールドの画素データTFP0~TFP3が縦方向に並 んで格納される。一方、データブロックB0~B15に はボトムフィールドの画素データが格納されており、各 データブロックB0~B15には、Bkに示すように4 つのボトムフィールドの画素データBFP0~BFP3 が格納されている。また、各データブロックT0~T1 5、B0~B15には、1つの行アドレスおよび1つの 列アドレスからなる1つのアドレスが付与される。たと えば、データブロックTOは、行アドレスRAOおよび 列アドレスCAOにより特定され、データブロックBO は、行アドレスRAnおよび列アドレスCA0により特 定される。

【0078】上記の第3のアドレッシング方法を用いた フレームバッファメモリでは、上記に説明した第1のア ドレッシング方法と同様に、4つの画素データを格納し たデータブロックごとに順次データを転送することがで きる。したがって、フレーム構成のデータを必要とする 場合、データブロックTO~T7およびデータブロック B0~B7のデータを転送することにより、図15に示 す画素データが転送される。この場合、フレーム構成に 必要なトップフィールドの画素データおよびボトムフィ ールドの画素データがそれぞれ転送され、画像処理に必 要とされる領域と転送すべき領域とが一致している。一 方、フィールド構成の画素データが必要な場合、たとえ ば、トップフィールドの画素データが必要な場合、デー タブロックT0~T15の画素データが転送され図16 に示すようになる。このとき、転送される画素データ は、トップフィールドの画素データのみであり、不必要 なボトムフィールドの画素データは転送されない。すな わち、フィールド構成の画素データに対して所定の画像 処理を行なう場合でも、処理に必要とされる領域と転送 すべき領域とが一致している。したがって、第3のアド レッシング方法によれば、フィールド構成およびフレー ム構成ともに必要なデータのみを転送することができ、 転送回数が削減され、データ転送を高速に行なうことが できる。また、不必要なデータを転送する必要がないた め、フレームバッファメモリから転送された画素データ を受けるバッファメモリの容量も必要最小限に抑えると とができる。

【0079】上記のように、第3のアドレッシング方法 では、縦に並んだ複数の画素データを1つのデータとし て転送する場合、2つのフィールドに分割し、かつ、そ れぞれのフィールドのみで1つのデータ領域を構成する とともに、そのデータ領域のデータを転送することがで きるので、画像の構成(ストラクチャ)にかかわらず、 必要とされる領域のみを転送することができ 画素デー タを高速に転送することが可能となる。

【0080】また、上記各アドレッシング方法では、画 面の垂直方向に行アドレスを対応させ、水平方向に列ア

様に適用することができる。

### [0081]

【発明の効果】請求項1ないし請求項3記載の画像処理 装置においては、フィールド画面の画素データを書込む 際、複数のバンクのうち1つのバンクが書込動作にある とき、他のバンクのプリチャージを行なうことができる ので、書込動作とプリチャージ動作を並列に行なうこと ができ、画素データを高速に転送することが可能とな る。

【0082】請求項4記載の画像処理装置においては、 1つのアドレスが付与された複数の画素データを連続し て書込む際、複数のバンクのうち1つのバンクが書込動 作にあるとき、他のバンクのプリチャージを行なうこと ができるので、書込動作とプリチャージ動作を並列に行 なうことができ、画素データを高速に転送することが可 能となる。

【0083】請求項5および請求項6記載の画像処理装置においては、同一フィールド内の複数の画素データに1つのアドレスを付与し、フィールド単位でデータの転送を行なうことができるので、フレーム構成およびフィ 20ールド構成にかかわらず、高速に画素データを転送することができる。さらに、不必要な画素データを転送することがないため、転送された画素データを受けるメモリの容量を少なくすることが可能となる。

## 【図面の簡単な説明】

【図1】 本発明の一実施例の画像処理装置の構成を示すブロック図である。

【図2】 図1 に示すフレームバッファメモリにおける メモリセルアレイの基本構成図である。

【図3】 シンクロナスDRAMに用いたフレームバッファメモリのシステム構成図である。

【図4】 シンクロナスDRAMを用いたフレームバッ ファメモリのブロック図である。

【図5】 DRAMを用いたフレームバッファメモリの ブロック図である。 \*【図6】 図3に示すアドレス生成部のブロック図である。

【図7】 図1に示すフレームバッファメモリの第1の アドレッシング方法を説明するための図である。

【図8】 図7に示す転送矩形領域の拡大図である。

【図9】 図1に示すフレームバッファメモリの第2の アドレッシング方法を説明するための図である。

【図10】 図9に示す転送矩形領域の拡大図である。

【図11】 図1に示すフレームバッファメモリの第1

10 の書込動作を説明するためのフローチャートである。

【図12】 図1に示すフレームバッファメモリの第2 の書込動作を説明するためのフローチャートである。

【図13】 本実施例による書込時間の短縮の効果を説明する図である。

【図 1 4 】 図 1 に示すフレームバッファメモリの第 3 のアドレッシング方法を説明するための第 1 の図である。

【図 1 5 】 図 1 に示すフレームバッファメモリの第 3 のアドレッシング方法を説明するための第 2 の図であ 。

【図16】 図1に示すフレームバッファメモリの第3 のアドレッシング方法を説明するための第3の図である。

【図 17】 従来の画像処理装置のフレームバッファメモリのアドレッシングを説明するための画素データのレイアウト図である。

## 【符号の説明】


30

1 ホストインタフェース回路、2 バッファメモリ、3 ワークメモリ、4入出力メモリ、5 コントロールユニット、6 ピクセルプロセシングユニット、7 フレームバッファメモリ、8 ローカルメモリ、9 動き予測ユニット、10 画像処理装置、11 ホストコンピュータ、12 通信装置、13 テレビカメラ、14表示装置。

【図7】

【図8】


【図15】




20

【図1】


【図10】






【図2】


【図4】







【図16】


	υ	T	T 2	3	4	T 5	T 6	T 7
-	T	T 9	T 10	T 11	T 12	T 13	T 14	T 15







【図13】



# フロントページの続き

(72)発明者 松村 哲哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

(72)発明者 瀬川 浩

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内 (72)発明者 石原 和哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

(72)発明者 熊木 哲

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内 THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

